⑩ 公開特許公報 (A)

昭57-78168

1 Int. Cl. 3

識別記号

庁内整理番号

砂公開 昭和57年(1982)5月15日

H 01 L 29/36 29/72

29/72 29/76 7514—5 F 7514—5 F 7377—5 F 7925—5 F 発明の数 1 審査請求 未請求

(全 13 頁)

69半導体装置

②特 願 昭56-140465

29/80

②出 願 昭56(1981)9月8日

優先権主張 ③1980年9月8日③オランダ (NL)④8005053

⑦発 明 者 ヘンリカス・マリア・ヨセフ・

Ø発 明 者 ヘンリガス・マリア・ヨセノ・ パエス

> オランダ国アインドーフエン・ ピエテル・ゼーマンストラート c

⑦発 明 者 ヨハンネス・アルノルダス・ア ッペルス オランダ国アインドーフエン・ ピエテル・ゼーマンストラート 6

の発明者 アドリアヌス・ウイレム・ルディクヒユイツエ
オランダ国アインドーフエン・
ピエテル・ゼーマンストラート
c

⑪出 願 人 エヌ・ベー・フィリップス・フルーイランペンファブリケンオランダ国アインドーフェン・エマシンゲル29

個代 理 人 弁理士 杉村暁秀 外1名

明 細 書

1. 発明の名称 半導体装置

2.特許請求の範囲

第/導電形の基板領域と、該基板領域上に 備えられた表面に隣接する層状半導体領域と を具える半導体本体を有し、前配層状半導体 領域の少なくとも一部分は第2導電形であつ て 前 記 基 板 領 域 と p-n 接 合を 形 成 して おり、 前記層状半導体領域内に半導体回路業子の少 たくとも一つの区域を備えており、前記層状 半導体領域の第2導電形の、原子/単位表面 種 での全体の正味のドーピング量を、 前配 P-n 接合に逆方向電圧を印加した時このp‐n接 合の降伏電圧より低いある電圧でこの p-n 接 合から表面にまで少なくとも局部的に空乏区 城が她在するような少ない量となしてある半 導体装置において、前記層状半導体領域は少 なくともその一部分の面積にわたり、前配表 面に垂直を方向に、ある与えられた導電形の、 異なる平均的な正味のドーピング濃度の少な

くとも 2 つの層部分を具えるドーピングプロ フィールを有して成ることを特徴とする半導体装置。

- 2 前記層状半導体領域の、少なくとも基板領域に隣接する第2導電形の部分を前記基板領域よりも高速度にドーピングしてあることを特徴とする特許請求の範囲 1 記載の半導体装置。
- 3 異なる正味のドーピング機度をもつた前記 層部分は前記層状半導体領域の縁まで延在していることを特徴とする特許請求の範囲1ま たは2記載の半導体装置。
- 4. 前記層状半導体領域を完全に第2 導電形としたことを特徴とする特許請求の範囲 1 ~ 3 のいずれか一つに記載の半導体装置。
- 5. 最大平均ドーピング機度を有する階部分は 基板領域に隣接していることを特徴とする特 許請求の範囲 4 記載の半導体装置。
- 6. 前配最大平均ドーピング濃度を有する層部 分は基板にインブランテーションされた第2

- 7. 前記最大平均ドーピング機関を有する層部 分は表面に隣接していることを特徴とする特 許請求の範囲4記載の半導体装置。
- B 前記層状半導体領域は前記基板領域に隣接した第2導電形の少なくとも「個の第1層部分の上に備えた第1層部分の上に備えた第1層部分の上に備えるで、第1導電位のの第2をでは、前にで、一つのでは、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間にで、1000年間に1000年に1000年間に1000年間に1000年間に1000年間に1000年間に1000年間に1000年間に1000年に1000年に1000年に1000年に
- 9. 前記手段は前記層部分の十分に低いドーピング機度に存することを特徴とする特許請求の範囲8記載の半導体装置。
- 10. 前記上側層部分からは絶縁層によつて分離さ
- 15. 少なくとも/個の前記層部分はエピタキシャル成長層によつて形成されていることを特徴とする特許請求の範囲 1 ~ 14 のいずれかーつに記載の半導体装置。
- 16. 前記半導体領域は島状でありかつ、前記表面から該半導体領域の厚さ全体にわたりほぼ 延在している分離領域によつて横方向を制限 されていることを特徴とする特許請求の範囲 1~15のいずれか一つに記載の半導体装置。
- 17. 前記分離領域は第/導電形の半導体区域によつて形成されていることを特徴とする特許請求の範囲 16 記載の半導体装置。
- 18 前記分離領域は前記半導体本体中に少なく とも部分的に埋込まれた電気絶縁材料のパタ ーンによつて形成されていることを特徴とす る特許請求の範囲 16 記載の半導体装蔵。
- 19. 前記基板領域は少なくとも /0 14 原子 / cm³
 及び 数大でも /0 15 原子 / cm³ のドーピング 濃度を有し、及び前記層状半導体領域の全体の正味のドーピング量は少なくとも 8 × /0¹¹ 原

- れが 7 別 配 上 図 層 部 分 の ト 図 に あ る 層 部 分 の 電 位 に ほ ぼ 等 し い 電 位 の 部 分 に 接 続 さ れ た ァ ィール ド 電 極 に よ つ て 前 記 手 段 を 形 成 し て 成 る こ と を 特 徴 と す る 特 許 謂 求 の 範 囲 8 記 戦 の 半 導 体 毎 層 。
- 11 第 / 導電形の前記層部分は第 / 導電形の半 導体区域によつて前記基板領域に接続されて いることを特徴とする特許請求の範囲 8 記載 の半導体装置。
- 12 前記層状半導体領域は交互に導電形の異なる多数の順次の層から成り、第2導電形の層部分はほぼ同一電位の部分に相互に接続されていることを特徴とする特許請求の範囲 8 記載の半導体装置。
- 14 前記第2層部分は局部的にさえぎられていることを特徴とする特許請求の範囲 13 記載の半導体装備。

子 $/ cm^2$ 及び 般大 で $6/.5 \times /0^{12}$ 原子 $/ cm^2$ で あることを特徴とする特許 請求の範囲 $1 \sim 18$ のいずれか一つに記載の半導体 装置。

- 20 前記層状半導体領域に接合形電界効果トランジスタ (JFET) のチャンネル領域を形成していることを特徴とする特許請求の範囲 1 ~
 19 のいずれか一つに記載の半導体装置。
- 21 前記層状半導体領域はラテラルの自己整合 絶縁ゲート形電界効果トランジスタ(D'MOST) のドレイン区域及びチヤンネル区域に隣接し ていることを特徴とする特許請求の範囲 1 ~ 19 のいずれか一つに記載の半導体装置。
- 22 前記層状半導体領域はバイポーラトランジスタのコレクタ領域に属していることを特徴とする特許請求の範囲 1 ~ 19 のいずれかーつに記載の半導体装置。

3.発明の詳細な説明

本発明は第ノ導電形の基板領域と、較基板領域上に備えられた表面に顕接する層状半導体領域とを具える半導体本体を有し、前記層状半導体領

城の少なくとも一部分は第2導電形であつて前記・ 蓋板領域と P-n 接合を形成してかり、前配層状半 導体領域内に半導体回路繁子の少なくとも一つの 区域を偏えており、前配層状半導体領域の第2準 電形の、原子/単位表面積での全体の正味のドー ピング量を、前記P-n 接合に逆方向電圧を印加 た時この P-n 接合の降伏電圧より低いある電形で この P-n 接合の降伏電圧よりなくとも局部的に 空乏区域が延在である。

ここで 与えられた 導電形の正味のドーピング 量 (nett doping) "とは代数学的意味で理解すべ きであつて、例えば n 形領域は正の n 形ドーピン グ機度を有しているがしかし負の p 形ドーピング 機度を有しているともいえる。

さらに、動作状態において、例えば基板に平行に流れる電流のために、前記 p-n 接合を横切る全ての点で同一逆電圧が存在する必要はない点に留意すべきである。

このような電流によつて生ずる電圧降下のため、

著しく高いかも知れず、(p-n 接合が平らでかつ 無限に伸びているとみなした) 一次元的に計算された値に極めて近いか又はこれに等しいかも知れ ない。その原因は p-n の接合の逆方向電圧が高い と、 表面での電界強度は層状領域の完全な空乏化 によつて著しく低減することである。

しかしながら、増状領域の正味のドーピング量は比較的少なくなければならないので、斯様な学導体装置の、*均質にドーピングされた機状域を経て電流を流がす能力はやや小さい。ドーピング機度を高めることはこの場合の解決策とはならない。なぜならばその場合には高電圧であっても層状を最早完全に空乏化することが出来するである。

上述した既知装置の他の欠点は、第 / 導電形の 店性区域(例えばトランジスタのペース区域)が 層状半導体領域中に存在するときは、ある情況の 下では基板領域から前記活性区域まで空乏区域が 拡がるいわゆるつきぬけ現象が生じてしまうこと 例えば、層状半導体領域は逆電圧が高い場所では 表面にまで完全に空乏化されかつ逆電圧が低い場 所では表面にまで完全には空乏化されない状態が 生じ得る。本質的には空乏化は表面電界強度 (surface field strength)が高い場所での層状 半導体領域の厚さ全体にわたつて生ずるべきであ る。

かかる装置は本願人によるオランダ国等許出願 第 7800582 号、第 7807834 号及び第 7807835 号及 び対応する米国特許出願第 004003 号及び第 004004 号にも記載されている。これら既知装置の層状半 導体領域はほぼ均質にドーピングされている。

前述の刊行物にも記載されているように、前述 した種類の半導体装置中の p-n 接合の降伏電圧は

である。この現象は特にエミッタホロワへの応用 の駅に生じる。

さらに、加えて、前述した既知装置ではエピタ キシヤル層のドーピングと厚さの変化が容易に生 じこれが電気特性に重大な影響を及ぼし得るので、 これら既知装置の再現性が度々困難となる。

本発明の目的の一つは既知装置に生ずる前述した欠点を無くすか少なくとも著しく減少させることにある。

従つて、本発明の目的は装置中に生じて装面に平行に層状領域を経て流れる電流に対する抵抗を 既知の構造の"RESUR"装置における抵抗よりも著 しく低減させてありしかも" つきめけ現象 "の生 ずるおそれを無くしたような前述した種類の半導 体装置を提供するにある。

本発明は特にこの目的の達成は 増状 負域の厚さ 方向における 適切なトーピングプロフィールを使 用することによつて図ることができるという事実 の認識に基づいて成されたものである。

従つてこの目的の達成のため、本発明によれば

半導体領域は少なくともその一部分の面積にわたり、前記表面に垂直な方向に、ある与えられた導電形の、異なる平均的な正味のドーピング優度の少なくとも2つの層部分を具えるドーピングプロ、フィールを有して成ることを特徴とする。

本発明を使用することによつて、横方同電流が 装置に生ずる場合には、全体のドーピング量の大 部分をこれら電流を通す層部分中に与え、よつて 電気抵抗を著しく低減させることが出来ると共に その場合であつても全体の正味のドーピング量は 非常に少ないので所状領域の完全な空乏化を p-n 接合の降伏電圧よりも十分に低い逆方同電圧で違 成することが出来る。

その上さらに、本発明を使用する場合には、表面領域に顕接する層部分に層状領域の残りの部分よりも高い平均的なドーピング濃度を与えることによつて、上述したような基板領域からの"つきぬけ現象"の生ずるおそれを回避するごとが出来る。

本発明の特に重要な他の好適実施例によれば、

この明細書では最終の p-n 接合と表面との間の層部分を意味するものと解する。

前述の手段は好ましくは最終層部分の十分に低いドーピング機度に存する。このようにする代わりに、上側層部分から分離されかつこの上側層部分の下側にある層部分の電位にほぼ等しい電位に接続されたフィールド電極を用いることも出来る。

この第 / 導電形の層部分を基板 領域 と性 [性] じ 電位にする簡単 左方法は第 / 導電形の 半導体区域 (例えば前述した分離領域)によつて前述の層部分を基板 領域に接続することである。しかしながら、他の方法を用いることも出来ること明らがである。 " 性 [性] 同世位 " とはこの場合には 最 p-n 接合拡散電圧 (数ポルト)の電位差を意味するものである。

ある応用の場合には、 階状領域が基板に隣接している第2 導電形の第 / 層部分をその上に存在する第 / 導電形の表面に隣接している第 2 層部分から成る場合には、第 2 層部分を局部的にさえぎるようにすることが有益となり得る。

層状半導体領域は前配基板領域に隣接した第2導 電形の少なくとも/個の第/層部分と、該第/層 部分の上に備えられた第1導電形の少なくとも1 個の第2層部分とを具え、第1導電形の層部分は 前配基板領域の電位とほぼ等しい電位の部分に接 続されており、さらに表面に隣接した上側層部分 自体を前記 p-n 接合に印加され降伏電圧よりも低 いある電圧で、完全に空乏化せしめるための手段 を備えるようになすことが出来る。その結果、基 板領域に隣接する層部分の平均ドーピング機度を 基板領域から表面にまで唯一の導電形を有してい る層状領域の場合におけるよりも一層高く適定し 得る。それは少なくとも!個の層部分が2つの平 分が少なくとも2つの側部から空乏化されるため である。この実施例を、交互に導電形の異なる順 次に重ねた数個の層部分から成り、第2導電形の 層部分を、 例えば 半導 体区 城を 経て ほぼ 同一の 電 位の部分に相互に接続させて成る層状半導体領域 に拡張することが出来る。前述した上個層部分は

特に高い表面電界強度が層状半導体領域の縁で生ずるような装置では、異なる正味のドーピング 濃度をもつた前述の層部分が半導体領域の縁にま で姓在するようになすのが好ましい。

多くの"RESURF"装置の場合のように、本発明は、基板領域に隣接する層状領域の少なくとも第2 導電形の部分のドーピング機度を基板領域のドーピング機度を基板領域のドーピング機度よりも高くした場合に、最も関係がある。

以下、図館につき本発明の実施例を説明する。尚、図は機略的に示したものであつて実際の寸法に比例した寸法で示したものではない。さらに一般に対応する部分には同一参照番号を付して示す。また、同一導電形の半導体領域には同一方向の斜線を付して示す。

第 / , 3 , 4 , 6 , 8 及び 9 図において、表面上の、接触窓が敢けられる酸化物層は図示の簡単化のため省略してある。

第/図は本発明による半導体装置の一部分を断面として示す部分的斜視図である。半導体本体/

この例では珪素は第1導電形(この場合にはP形となる)の基板領域4及の領域体領域を発している増大半導体領域とを基板領域4に解接しているの増大のうちとしかったの倒では、約4.5×10¹⁴ 原子/cm³のドーピングの例では、約4.5×10¹⁴ 原子/cm³のドーピングののでは抗高級度にドーピングされてあり、この領域と数板領域4とでp-n接合よを形成している。

層状半導体領域3の島状部分3Aの梅方向を分離領域6によつて制限し、この例ではこの分離領域を表面2から層状領域3の厚さ全体にわたり延在しているP形半導体区域によつて形成する。

この島状領域内には半導体回路素子を設けるが、この場合にはこの回路素子を n 形ソース及びドレイン区域 7 及び 8 と P 形ゲート電極区域 9 とを有する接合形電界効果トランジスタ (JFET) と し得る。 層状半導体領域 3 の全体の n 形の正味ドーピング量 (overall n-type nett doping)、すなわち、

4.8 × 10¹⁵ 原子 / cm³ のドーピング機度をもたらし これは約 1.2 Q · cm の抵抗率に対応する。

このような高抵抗率によつて、電界効果トランジスタの導通状態において、ゲート電極区域タと 基板領域 4 との間のチャンネル領域中に不所望に 高い直列抵抗を生じ得る。

この欠点を除去するか又は少なくとも著しく低酸させるため、本発明によれば領域3を均質なドーピングとしない。この領域3を、第120に示すように、破線10によつて分離される2つの重ねられた層部分3A1及び3A2に分割することが出来る。この場合、層部分3A1は層部分3A2とよりも高い平均的な正味のドーピング機度を有している。従いての場合は、層部分3A1の厚さを1.4μmとしている。層部分3A2の厚さを1.1μmとしている。層部分3A1の平均ドーピング機度は7.2×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理は1.8×10¹⁵ 原子/cm³(全体のドーピングの理度は1.8×10¹⁵ 原子/cm³(全体のドーピングの理度は1.8×10¹⁵ 原子/cm³(全体のドーピングの理度は1.8×10¹⁵ 原子/cm³(全体のドー

領域3のドーピング量が均一であるときは、前述した空乏状態の結果抵抗率は比較的高い。この例では領域3の全体の厚さは約2.5 μm であり、ドーピングが均一である場合に全体のドーピング量が1.2 × 10¹² 原子/cm² とすると、この領域は

ピング量は 2 × 10¹¹ 原子 / cm²)である。従つて 既に説明したように、領域 3 の全体の、正味のドーピング量は 1・2 × 10¹² 原子 / cm² であるが、層部分 3A1 の平均ドーピング 機度は均質にドーピング した場合よりも著しく高い。このように、ソース及びドレイン電機関で電流が流れるところの層部分 3A1 中に、全ドーピング量のうちのより多くの部分を集中させることによつて、直列抵抗を著しく低減することが出来る。

て得たより低くドーピングされた層部分 3A2 とを有する組合わせを使用してもよい。所要に応じ拡散法を用いてもよい。所選の不均質なドーピング・プロフィルを得る方法は本発明にとつて重要ではなく当業者が既知の利用可能な方法から適当に避択出来る。

この例では、基板中に世素イオンのインブランテーションを行ない、その後にこれら世業イオンを通常の熱処理によって活性化しかつ結晶の損傷を取り除く。次に、普通のエピタキシヤル成長ンテーションされた表面増上に 1・1 μm の厚さの n 形珪素層 3A2をエピタキシャル堆積させる。次に P 形建一ト 電極区域 9 及び n 形ソース及び ドレイン区域 7 及び 8 を別個の拡散工程で設け、これらの全てを約1・1 μm の深さにまで設ける。

図示の簡略化のため、第 / 図を対称的に示しているが、図面のスペースを節約するため、ゲート電極区域 9 とソース区域 7 との間の距離を、ゲー

るドーピング・プロフィールを使用することによって、を状領域3の厚さを同一のままにして、飽和電流が2/0 mAから300 mAに上昇することがわかつた。これら両者の場合において、ソース・ドレィン降伏電圧は約430 Vであつて一次元的に計算された降伏電圧の理論値450 Vに近い。これは層状領域3が前述の降伏電圧に達するかなり前に完全に空乏化されるからである。

前述した実施例においては、エピタキシャル層 3A2 を使用しているけれども、ドーピングをインブランテーションされた層 3A1 中に主として 集中させているために、この層の厚さ及びドーピングの局所的変化は均質にドーピングされたエピタキシャル層状領域の場合におけるよりも特性 ピンチォフ電圧、飽和電流)に与える影響は比較的小さい。

第3図に断面図として線図的に示したような構造の電界効果トランジスタによつて、さらに良好な結果を得ることが出来る。この構造は第/図の構造と実質的に同一であるが、相違する点は層状

ト電極区域と高電圧で作動されるドレイン区域をとの間の距離よりも、短かくしてある。ソース区域からドレイン区域の方向にみて、分離区域6とソース区域7とかート電極区域9との間の距離は5 μm、ソース区域7とが一ト電極区域とドレイン区域8との間の距離は30μm及び、10μm及び、10μm及び、10μmであつた。またソース区域からドレイン区域7及び8、及びゲート電極9の寸法は失々10μmであつた。

第2図はゲート電圧ゼロの状態でのドレイン電流をソース及びドレイン区域間の電圧の陶数として示した電気特性曲線図である。曲線Aは第1図の電界効果トランジスタに対する特性を示す。ピンチオフ電圧 Vp は 6・7 V である。曲線Bは寸法及びピンチオフ電圧は同じであるが 1・2 × 10¹² 原子/cm² の全体のドーピング量で均質にドーピングされた層状領域3を有している電界効果トランジスタに対する特性を示す。このように本発明によ

領域3Aのどの箇所においても同一導電形を有し ているというのではなく、P形領域 4 と算接した n 導電形の第 / 層 部分 3A1 と、その上に横たわつ ているp 導電形の第2層部分 3A2 から成つており、 これら両層部分 JA1 および JA2 が P-n 接合を形成 する点にある。この第2層部分3A2は表面2と質 接し、従つて上側層部分を形成する。この層部分 3A2 は分離領域るを経て基板領域 4 に接続されて おり、従つてこの層部分はこの基板領域とほぼ同 電位にある。層部分 3A1 及び 3A2 を組合わせた層 部分 JA の全体にわたる n 形の正味の全ドーピン ヶ量(原子/cm²)は非常に少ないので、 p-n 接 合よに逆方向電圧を印加した時この接合よの層部 分 3A1 及び 3A2 が、この p-n 接合 5 の降伏電圧よ りも低いある電圧で、表面2まで完全に空乏化さ れる。この n 形層部分 3A1 は p-n 接合 s 及び p-n 接合3/の両方から空乏化されると共にp-n接合3/ 及びょを接続する P-n 接合 32 から横方向に空乏化 される。上側層部分 3A2 は p-n 接合3j からのみ空

乏化される;これがため、好ましくは、この層部

分 3A2 自体もまたこの層が降伏電圧よりも低いP-n 接合(5 , 32 , 3/)に対する逆方向電圧で十分に空乏化されるようなP 形の、低ドーピング量を有すべきである。また、上側層部分 3A2 を、の層 3A2 とは絶縁層 101 によつて分離されかって側層部分(3A1)とほぼ同電位の例えば区域 8 に接続されているフィールド電極 (field electrode) 100 によつて、層部分の下側からのみならず上側からも空乏化するようになすことも可能である。この構成を第3 図に破線によつて示してある。

この電界効果トランジスタでの出発材料をP形ドーピング機度が約5×10¹⁴ 原子/cm³ の基板とした。 厚さが約5 μm でかつ平均ドーピング機度が 9×10¹⁵ 原子/cm³ である n 形エピタキシャル 増を基板に維付させた。 このエピタキシャル 増中に、3.1×10¹² イオン/cm² の量の頻素のインブランテーションにより、 3 μm の深さの P 形層を形成した。 従つて 層 部分 3A1 の厚さは約2 μm であり、その全体の、 n 形の正味のドーピング強(ドーピング機度(原子/cm³) に厚さ d (cm) を掛け合わ

るため第2層部分 3A2 を第1層部分 3A1 の導電形とは反対の導電形となし、及び第1層部分 3A1 をいくつかの側部から空乏化するので、第1層部分 3A1 及び 3A1 の平均ドービング機度は両層部分 3A1 及び 3A2 が同一導電形を示す場合におけるよりも高いかも知れない。第3図のタイプの電界効果トランジスタは第3図のA及びBで示す曲線に対応に対いる電界効果トランジスタと同一のピチオフ電圧を有しておりかつ同じ降伏電圧及び幾何的形状配置を第2図に曲線Cで示す。この場合の飽和電流は400 回A である。

本発明は電界効果トランジスタに限定されるものではなくパイポーラ半導体装置にも適用出来る。第4 図は、例えば、ペース、エミッタ及びコレクタ接続部B,E及びCを有するパイポーラ高電圧トランジスタを示す。このコレクタ区域をn 導電形の、島状のかつ層状の半導体領域 3A によつて形成し、この領域 3A を P 形分離

る。 贈 部分 3A1 及び 3A2 が一緒になつた全体の、 n 形の正味のドーピング量は $1.8 \times 10^{12} - 4 \times 10^{11}$ = 1.4×10^{12} 原子 $/ cm^2$ であり、これは十分に小さくて空乏化条件を歳たすものである。

n 形ソース及びドレイン区域 7 及び 8 、 及び P 形電極区域 9 を、 例えば拡散又はイオンインブランテーションによつて 設けることが出来、その場合区域 7 及び 8 の しみ込みの 深さを増 部分 3A2 の厚さに少なくとも等しくする必要がある。

下側層部分すなわち第 / 層部分 3A1 と上側層部 すなわち第 2 層部分 分 3A2 とを組合わせた 層部分 3A のドナー原子 / cm² での全体のドービング量を決定する際に第 2 層部分 3A2 のドービング量が負の符号をもつようにす

区域もによつて囲んでいる。 P 導電形ベース区域 外を分離区域もに接続する。 n 形ェミッタ区域 収をこのベース区域 が中に設け、 n 形領域 3A を高ドープト n 形コレクタ接触区域 切によつて接触させる。 この領域 3A の全体の正味のドーピング 量は著しく少ないのでこの領域は降伏電圧よりも低い p-n 接合 5 に対する逆方向電圧において既にこの接合 5 から表面 2 まで完全に空乏化される。領域 3A に均質にドーピングを行なう斯様なバイポーラトランジスタは前述の刊行物「Philips Journal of Research」の第5 図に記載されている。 斯様なトランジスタによればコレクタ・ベース降伏電圧は高くこれは基板領域 4 のドーピング量 (doping) によつて実質的に定まる。

空乏化条件によつて要求されるコレクタ 徹底の比較的低いドーピング量のために、コレクタ 接触区域 57 と、 p-n 接合 5 に 隣接 するコレクタ 領域の一部を経たベース区域 40 の下側のコレクタ 領域 3A との間の抵抗はやや大きく、従つてこのタイプの既知トランジスタは電流を流す能力が比較的

小さい。さらに迫加して、 n 形コレクタ領域 JA がり形基板領域4よりも高い正の電圧にあるよう な回路の適用例、例えば、エミツタホロワ回路の 場合には、ベース区域がとコレクタ接触区域好と の間の領域 3A が表面 2 まで空乏化される前に、ベ ベース区域 4/ と基板 4 との間の領域 3A が p-n 接 合よから(つきぬけ現象により)完全に空乏化す ることが出来、その結果降伏電圧が低減される。 本発明によれば、第1図の実施例に示した様に コレクタ領域 3A を 2 つの 簡 部分 3A1 及び 3A2 か **ら形成し、これら両層部分をn 導電形とするが、** 電流が流れる基板質接層部分 3A1 はその上側の層 部分 3A2 より 6 高い平均質な正味のドーピング機 度を有している。その結果、コレクタ直列抵抗は 低減されているが、降伏電圧はコレクタ領域 3A を均質にドーピングした場合とほぼ等しい高い値 に留まつておりかつ"つきぬけ現象 "の生するお それを回避し得る。所望の電流利得に従がつて本 発明の範囲内で厚さ及びドーピング (dopings) を

置層のによつて接触させる。


所要の如く選定することが出来る。

この装置では領域 3Aの電流が流れる部分は表 面に位置しており、これがため、この場合には本 発明によれば領域 3A は基板に隣接している第 / 層部分 3A1 と、この第 / 層部分 3A1 よりも平均的 **な正味のドーピング機度が高くかつ表面2に接し** た 第 2 層 部 分 3A2とから成 つ て い る 。 先 の 実 施 例 に おける場合と同様に原子/cm2 での、領域 3A の全 体の正味のドーピング量は、最大でも、表面まで の空乏化が P-n 接合」の降伏電圧より低い電圧で 生ずるという条件に適した最大値に等しいように すべきである。例えば、領域 3A 全体に対する正味 ドービンク量を全体で10¹² トナー原子/cm² とする (従つて 8 × 10¹¹ 原子 / cm² の全体の正味のドー ピング量)の平均ドーピング濃度を有し得ると共 に 層 部 分 3A1 は 2 μm の 厚 さ で 10¹⁵ 原子 / cm³ (従 つて 2 × 10¹¹ 原子 / cm² の全体の正味のドーピング 量)の平均ドーピング應度を有し得る。従つて、 主として電流が流れる層部分 3A.2 は領域 3A が均

・ 第1凶及び第4凶の例では、電流が流れる層部 分が基板と接しているので、基板隣接層部分 3A1 を表面隣接層部分 3A2 より一層高濃度にドーピン グしてある。しかし必らずしも常にこういう場合 であるとは限らない。例えば、絶縁ゲート電界効! 果トランジスタの場合には、電流が流れる層 部分 が表面に隣接している。第5図に略線的に断面図 で示す例は RESURF 原理に従つて構成された D・ MOSTタイプの斯様な電界効果トランジスタであ り、すなわちこのトランジスタは、 p-n 接合よに 逆方向電圧を印加した時この接合の降伏電圧に到 達する前にn 導電形島状領域 3A が表面 2 まで既 に空乏化されるものである。この装置はライン MM 'に関して対称的であつて、ゲート電極りを半 導体の表面などの間に薄いゲート酸化物層なが存 在しており、P形チャンネル領域が及びN形ソー ス区域 54 を 領域 3A 中の 问一窓を経て拡散形成し、 及び高ドープトn形区域おをドレイン区域として **敗けている。ソース区:城54及びチャンネル領域53** を導電層なによつて短絡し、ドレイン区域なを導

質にドーピングされている(この場合そのドーピング農度は $\frac{/0^{12}}{3\times/0^{-4}}\simeq 3.3\times/0^{15}$ 原子/ cm 3)場合よりも著しく高いドーピング護度を有する。

第6凶は本発明による装置の別の実施例を示す 断面図であり、この装置は RESURF タイプのバイ ポーラ高電圧トランジスタであつて層状領域 3A を2つの反対導電形の層部分すなわちπ形層部分 3A1 と P 形層 部分 3A2 とから形成している。この トランジスタはP形ベース区域りとn形エミツタ 区域なを具えている。この変形された実施例では、 表面 2 と 隣接している P 形の 第 2 層 部分 3A2 に対 しp形分離領域るとペース区域がとの間において、 コレクタ区域のを局部的に割り込ませ、このコレ と此在させている。第3凶の実施例における場合 のように、 P 形 贈 部分 3A2 の 下 側の n 形 層 部分 3A1 を比較的高度度にドーピングし得るが、それ にもかかわらず、層部分 JA1 及び JA2 は降伏電圧 よりも低い p-n 接合5 間電圧で表面2まで空乏化 される。その結果、動作状態ではベース区域がは



することが出来ないため、電界効果トランジスタ が作動しないからである。これがため、この層部 分 3A2 の多くの場所においてチャジネル領域 74 にまで延在しておらす、この層能分は領域 74 の そはのこれらの場所において表面まで延在してい る第 / 層 的分 3A1 によつてさえぎられている。第 2 図の平面図に示すように、この目的のため層部分 3A2 に穴 7s を設ける。これら穴と穴との側の層 部分 3A2 は、この層部分 3A2 か一般には好ましく ない 好き状態とならないように、 ブリッジ部 76 を経て領域 74 に接続して留まつている。第7A 凶 は 第 ク 図 の AA′ 線上に 沿つて 取つて 示した 断 面 図 で、これらの場所ではD- MOST は作動する。第 7B 凶は第 7 凶の BB 4 線上に沿つて取つて示した断 **س凶で、これらの場所ではソース接続的Sからド** レイン接統部Dへと電流は流れずD- MOST は動 作しない。さらに、第1凶のドーピングブロフィ ールは領域 3A2 と 4 との間の贈配分 3A1 の双方向 空乏化によって第3凶及び第6凶の実施例と同じ 利点を有し、前述の層部分 3A1 のドーピング 痩度

- 第1凶は絶縁ゲート電界効果トランジスタの一 実施例を示す平面凶であり、第7A 凶および弟7B 図はその断面図を夫々示し、この選界効果トラン ジスタでは、第3凶及び第6凶の実施例の場合の ように、 P 形基板 4 上に存在する n 形の第 / 層配 分 3A1 と、これに 重量された P 形の 表面 隣 任 層 郎 分 3A2 とを有している 脳状 半導体 領域 3A を使用 している。第1凶に示す装置は第1凶のトランジ スタのように、D - MOSI タイプの電界効果トラ ンジスタであり、 n 形ソース及びドレイン区域 7/ 及び 72 を有しこれらは接続 昭 S 及び D を夫々 備 え、さらに接続部Gを備えたゲート電機 73 及び P 形チャンネル銀城 74 を有している。本発明に よれば、 p 形層配分 3A2 及び n 形層配分 3A1 の ド - ピングは第3凶及び第6凶に示す実施例におけ る場合と同一の条件を満たす必要がある。この場 合には P 杉 層 部 分 3A2 を 必 す し も 全 て の 箇 所 で チ ヤンネル領域 74 にまで続けて設けなくてもよい。 その理由はこの場合にはゲート電極の 範囲外に位 値する層 3A2 の配分中には電流チャンネルを形成

を比較的高くし得ると共に直列抵抗を比較的小さくし得る。この D - MOST もまたエミッタホロヮ 回路に使用し得る。

第8図は交互に導電形の異なる2個以上の順次の層部分をもつた層状領域3Aを有する装飾の一例を示す断面図であり、この図に示すように、例えは相補形の、接合形電界効果トランジスタ(JFET)をもつた集権回路を構成することが出来る。

回図において、n⁺ ソース及びドレイン区域 81 及び 82 (これらの接続部 S₁ 及び D₁)と、p⁺ ゲート観徳区域 83 と、n 杉チャンネル領域 3A1 と を有するトランジスタ(JFET) は左側にある。 協方回を P⁺ 分離 拡散領域 6 によつて制限された 層状半導体領域の扇状部分 3A を n 杉第 1 層部分 3A1、p 杉第 2 層部分 3A2 及び n 杉第 3 層部分 3A3 から形成してある。この場合にもまた領域 3A は、 これが p-n 接合 5 の降伏準圧に到違する制に p 杉 基数 4 から表面 2 まで完全に空乏化されるような、 正映のドーピング類 (原子/cml) を有している。こ の目的のため、最終すなわち第 3 層部分である表 面隣接層部分 3A3 自体が、これを p-n 接合 5 の降伏が生ずる前に第 2 層部分 3A2 から表面にまで空乏化出来るような、低いドービング産を有するようになす。 第 8 図に破線で示すように、ゲート電極区域 83 を半導体本体内及び層部分 3A2 内で p 形分離領域 6 に接続してこの領域を経て接続部 G1 に接続する。

層状領域 3A を降伏の発生する十分前に既に完 全に空乏化するためにこの層状領域が満たさなけ ればならないその寸法及び正味のドーピング適度 の条件(いわゆる"RESURF"条件)については前 述したオランタ特許出願及び刊行物。「Philips Journal of Reserch」に記載されている。これ らによると、正味のドーピング後度(原子/cm²)と 削述の領域 3A の厚さ d (cm) との欄は所定の限界 値以下でなければならず、この眼界値は特に悪板 領域 4 のドービングに依存する。 珪素に対しては、 少なくとも 10¹⁴原子/cd であつて 殺大でも 10¹⁵ 原子/cd の通常の基板ドーピング展度とする場合には、層 状領域 3A の全正味ドービング量 N×d は約 /0¹² 原子/cnt、 好ましくは、少なくとも 8×10¹¹原子/cnt に等しく 及び 戦 大 で も 1.5 × 10¹² 原子/cm で あ る べ きである。

本発明は上述した実施例にのみ限定されるものではない。 内えば、珪素の代わりに例えばゲルマニウム或いは砒化ガリウムのような他の好通な半導体材料を用いてもよい。 さらに、各実施例にお

2つの相補形の、接合形電界効果トランジスタを 同一半導体本体中に得る。これられ形層部分を区域 81 及び 87 を経て同一電位の部分に依続し、これらり形層部分を区域 6 を軽て同一電位部分に接続するので、層部分 3A1 及び 3A2 はもとより層部分 3A1 及び 3A2 はもとより層部分 3A3 及び 3A3 は下側からのみ空乏化されるにすぎない。また空乏化は 全ての層部分の縁において分離領域 6 からも生する。

上述した実施例においては、分離倒域6 は常に 半導体区域からなつているか、ある場合にはその 代わりに 絶縁材料によつて形成した分離領域を使 用することも可能である。例えば、第9 図に示す 変更された実施例は、分離領域96 を(部分的に) 皿状穴に埋め込んだパターンとした酸化珪素によって形成している点以外は全ての点において第1 図の実施例と等しい。この分離領域96 はある場合には完全に省略してよく、その場合には分離領域を溝によつて形成してメサ構造を得る。

いて、全ての半導体領域の導電形を(同時に)反対導電形に置換してもよい。本発明は各層部分のドーピングに関する前述の条件を協たす条件の下で"RESURF"タイプの全ての半導体装置に適用し付る。また全ての実施例において、電気接続部を図に示すようにする必要はない。例えば第 / 図の装置においては、ゲート電極区域 9 を基板 4 から電気的に分離してもよい。装置の場域を(第2)ゲート電極として使用しない限りにおいては、これら基板領域を所要に応じて歩地するか又は他の任意の基準電位点に接続してもよい。本発明の範疇を逸脱することなく多くの変更又は変形を行ない得ること明らかである。

4. 図面の簡単な説明

第 / 図は本発明による装置の一実施例を一部分を断面として示した部分的な略図的類視図、第 2 図は本発明による装置の電気特性を従来装置の電気特性と対比して示す電気特性曲線図、第 3 図は本発明による別の装置の一実施例を示す略図的断面図、第 4 図は本発明によるさらに他の装置の


一実施例を一部分を断面として示した部分的な略。 図的斜視図、第5図は本発明によるリーMOSトランジスタの一実施例を示す略図的断面図、第6図は本発明によるものの要施例を一部分を断面として示した部分的な略図的斜視図、第7図~第7B図は本発明による他のリーMOSトランジスタの一実施例を夫々示す平面図及び断面図、第4図は本発明による相解形JFETを有する集例回路の一実施例を示す解図的断面図、第4図は第1辺に示す装置の変更例を示す練図である。


/ … 半導体本体、 2 … 表面、 3 … 半導体領域、
3A , 3A′ … 島状領域、 3A1 , 3A2 , 3A3 , 3A′1 ,
3A′2 , 3A′3 … 簡部分、 4 … 基板領域、 5 , 3/ ,
32 … p-n 設合、 6 , 96 … 分雕領域、 7 , 54 , 7/ 。
8/ , 84 … ソース区域、 8 , 72 , 82 , 85 … ドレイン区域、 9 , 83 … ゲート 電極区域、 4/ , 6/ … ベース区域、 42 , 62 … エミッタ区域、 43 … コレクタ接触区域、 5/ , 73 … ゲート電極、 52 … 酸化物階、 53 , 74 … チャンネル領域、 55 , 87 … 区域、 56 , 57 … 導電層、 63 … コレクタ区域、 75

特許 出 顔 人 エヌ・ペー・フィリツフス・ フルーイランペンフアブリケン

代埋人弁埋士 杉 村 晩 秀

问 弁理士 杉 村 與 作








FIG.3





FIG.4









FIG6







手 続 補 正 書

昭和 36 年 10 月 27 日

特許庁業業品田作財政

1. 事件の表示

昭和 56年 特 斯 第 140465 号

2. 発明の名称

半導体装置


補正をする者
 事件上の関係 特許出願人

名 称 エヌ・ペー・フィリップス・ フルーイランペンファブリケン

4. 代 理 人 〒100 東京都千代田民設が明3丁目2番4号 設 山 ビルデデ : ン ク 7 階 電話 (581) 2 2 4 1 香 (代表)

(5925) 介理士 杉 村 暁 秀

5.



図面中第3図を訂正図の如く訂正する。




FIG.3




FIG.4